19 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-51252

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)2月21日

H 01 L 21/82 21/3205 27/04

D

7514-5F 8526-5F 6824-5F

H 01 L 21/82 21/88 L

審査請求

請求項の数 4

(全6頁)

❷発明の名称

集積回路の配線構造

②特 願 昭63-201963

②出 願 昭63(1988) 8月15日

70発 明 者 堀

親宏

神奈川県川崎市幸区堀川町580番 1 号 株式会社東芝半導

体システム技術センター内

②出願人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 三好 保男 外1名

明 細 倉

発明の名称
 集積回路の配線構造

2. 特許請求の範囲

- (1) 程源を輸電する電源配線間に、クロック信号 が伝搬されるクロック信号配線のみを配置形成し たことを特徴とする集積回路の配線構造。
- (2) クロック信号をパッファする回路を前記クロック信号配線に沿って分散して配置したことを特徴とする請求項1記載の集積回路の配線構造。
- (3) 前記クロック信号配線及び電源配線を多層配線におけるいずれか1つの配線層により形成したことを特徴とする請求項1及び請求項2に記載の集積回路の配線構造。
- (4) 前記クロック信号配線及び電源配線を他の信号配線とは別の配線階で形成したことを特徴とする請求項1及び請求項2に記載の集積回路の配線構造。
- 3. 発明の詳糊な説明

[発明の目的]

(産業上の利用分野)

この発明は、クロック借号が高速に伝搬されるクロック信号配線の配置設計を容易に行なうことができる集積回路の配線構造に関する。

(従来の技術)

近年、半導体技術の飛躍的な発展にともなって、製積回路の大規模化、高速化がめざましい劣いで進んでいる。

このような背景の中で、回路の動作上非常に重要な信号の一つであるクロック信号は、多くのゲートに供給されるとともに、その周波数は速くなってきている。

クロック信号が供給されるゲートが多くなると、 供給側の負荷を駆動するためのパッファ回路が多 数必要となる。一方、クロック信号の周波数が短 かくなると、クロック信号の立上り時間、立下り 時間の動作処理に対する影響が無視できなくなる。 このため、立上り、立下りのシャープなクロック 信号が必要になってくる。

このようなクロック信号を伝搬させるクロック

信号配線は、第14図に示すように他の信号の伝 搬路となる信号配線が形成されている配線領域内 に配置形成されている。

このようなクロック信号配線のレイアウトにあっては、微細加工化の技術により配線間の距離は、小さくなっている。このため、配線間の容量は、配線と整板との容量に比べて無視できないものとなる。したがって、高速かつシャープな波形がクロック信号に要求される場合には、配線間容量を考慮に入れて配線のレイアウト設計を行なわなければならない。

しかしながら、配線間容疑の信号伝教への影響は、隣接する配線の電圧に依存する。このため、クロック信号配線を信号レベルが変化する信号が伝搬する他の信号配線に開接してレイアウトすると、クロック信号配線の配線容量のクロック信号伝教への影響を容易にシミュレーションすることは難かしくなる。

また、配稿間容品の大きな信号線に対して、急峻な波形の信号を印加すると、容徴性のカップリ

接する信号配線の電位に左右される。このため、クロック信号配線の配線間容量の影響をシミュレーションすることは困難となる。また、配線間容 低水大きくなると、クロック信号が他の信号に影響を与えることになる。さらに、クロック信号を パッファするパッファ回路の配置場所に制約を受 けることになる。

したがって、これらを考慮して、シャープな被形のクロック信号を高速に伝版させるクロック信号を高速に伝版させるクロック信号配線を、高密度に配置レイアウトすることは、極めて困難な作業となっていた。

そこで、この発明は、上記に鑑みてなされてものであり、その目的とするところは、周数数の高いシャープな波形のクロック信号を伝搬させるクロック信号配線の設計レイアウトを、容易に行なうことが可能な集積回路の配線構造を提供することのる。

[発明の構成]

(課題を解決するための手段)

上記目的を達成するために、この発明は、電 クロック信号配線1と隣接する配線が電源配線1.

ングにより、信号線の電位が一時的に変動する。 このため、急峻な波形のクロック信号が伝搬されるクロック信号配線と他の信号配線とを、 長い距離にわたって並行して配置レイアウトすることは 困難となる。

(発明が解決しようとする課題)

上記したように、他の信号配線と隣接して短い配線間隔で配設されているクロック信号配線は、その配線器容量のクロック信号伝搬への影響が隣

源を給電する電源配線間に、クロック信号が伝搬されるクロック信号配線のみを配置成形する情成とした。

(作用)

上記構成において、この発明には、クロック 信号配線に隣接する配線の電位を固定とするよう にしている。

(実施例)

以下、図面を用いてこの発明の実施例を説明する。

第1図乃至第13図はこの発明の第1の実施例 乃至第13の実施例に係る集積回路の配線構造を 示すパターン平面図である。これらの実施例では、 クロック信号配線だけを、電源配線間に配置レイ アウトするようにしている。

第1図に示す第1の実施例では、クロック信号配線1のみを、それぞれ異なる電位の電源を供給する電源配線1と電源配線2との間に配置したもってある。このような配置レイアウトにあっては、クロック信息配線1と関係する配線が電源配線1

2 となる。また、電源配線 1 、 2 の電位は、通常 一定電位に保持されるように設計されて配線 2 に設計される配線 1 に設計を配線 2 に対ける配線 1 、 2 に対ける配線 1 、 2 に対けるのでは一定程位となり、電源で設定のクランサーションはのの形象のの形象のである。したのののでは、所述のののでは、ののでは、ののでは、ののでは、ののででは、ののででは、ののででは、できるに、ののでででは、できるに、ののでででは、できる。とのでは、できる。

また、配線間容量によるクロック信号配線1と電源配線1,2とのクロストークはなくなり、クロック信号が電源配線に与える影響はほとんどなくなる。

したがって、周波数の高いシャープな波形のクロック信号を伝搬させるクロック信号配線の配置 設計を容易に行なうことができるようになる。

第2図に示す第2の実施例は、クロック信号配線1みのを、同一電位の電源を供給する2本の電源配線1の間に配置レイアウトしたものである。

1 1 の代りにインバータ回路であってもかまわない。また、クロック信号をバッファするバッファ 回路やインバータ回路は、所望のクロック信号が 得られるように、その配置場所及び個数を決定すればよい。

第4倒に示す第4の実施例は、クロック信号と このクロック信号を反轄したあるいは位相のずれ たクロック信号を伝搬するクロック信号配線 1 . 2 だけを、異なる徴位の電源配線 1 . 2 との間に 配置レイアウトしたことを特徴としている。

第5回に示す第5の実施例及び第6回に示す第6の実施例は、第1の電源電位を2本の電源配線1により供給し、第2の電源配位を1本の電源配線2により供給するものにおいて、クロック信号配線1のみを、電源配線1・2間に配置レイアウトしたことを特徴としている。

第7図に示す第7の実施例は、第5及び第6の 実施例と同様な電源配線1、2の配置にあって、 2種類のクロック信号をそれぞれ伝数させるクロック信号配線1、2を、それぞれのクロック信号 このような配置構造にあっても、第1の実施例と 同様の効果が得られる。

第3回に示す第3の実施例は、第1の実施例に 対して、クロック信号配線1を伝搬するクロック 信号をパッファするパッファ回路11を設けたも のである。このパッファ回路11は、それぞれの 電源配線1、2からコンタクト領域13を介して 絵間され、入力端子15からクロック信号を受け、 パッファしたクロック信号を出力端子17を介し てクロック信号配線1に出力する。

このように、クロック信号をパッファするパッファ回路を配置するような場合には、電源配線1、2とクロック信号配線が開接しているため、クロック信号配線を電源配線のところまで引き込んで配線する必要はなくなる。さらに、パッファが路による配置場所の制が少なくなる。他例と同様な効果が得られるとともに、上記した効果が得られる。

なお、第3の実施例にあっては、バッファ回路

配線1、2のみが電源配線1、2間に配置されるようにしたことを特徴としている。

第8図に示す第8の実施例は、第7の実施例に おける一方のクロック信号配線を、クロック信号 とは別の他の信号が伝搬される信号配線1とした ものである。

第9図に示す第9の実施例は、それぞれ異なる 3種類の電源電位を供給する電源配線1,2,3 の間に、クロック信号配線1のみを配置したこと を特徴とする。

第10図に示す第10図の実施例は、第9の実施例に示す一方のクロック信号配線1を、このクロック信号配線1を伝搬するクロック信号とは別のクロック信号を伝搬するクロック信号配線2としたことを特徴とする。

第11回乃至第12回に示す第110実施例乃 至第12の実施例は、第1の実施例と同様な領源 配線1、2とクロック信号配線1の配配レイアウトにあって、クロック信号配線1及び電源配線1、 2とは異なる第2の配線別を有する多層配線構造

特開平2~51252 (4)

に適用したものである。

第11回に示す第11の実施例は、信号配線1、 2、及び電線配線1、2間に配置されたクロック 信号配線1と直交するクロック信号配線1を、第 2の配線層で形成したものである。

第12図に示す第12の実施例は、前記した第3の実施例と同様にバッファ回路21を設けたものであり、それぞれの電源配線1、2からコンタクト領域23を介して給電され、入力端子25からクロック信号を受けるバッファ回路21のクロック信号配線1と直交する出力配線27を、第2の配線層で形成したことを特徴としている。

第13回に示す第13の実施例は、第12の実施例に対して、コンタクト領域29を介してクロック信号が与えられる出力配線31を、クロック信号と同様の第1の配線圏で形成したことを特徴としている。

なお、第12及び第13の実施例において、パッファ回路21はインパータ回路であってもかま わない。また、この発明は、上記した実施例に限 定されるものではなく、電源配線の木数及び電源 電位の数、クロック信号配線の本数にかかわらず、 実施できることは勿論である。


[発明の効果]

4. 図面の簡単な説明


第1 図乃至第13 図はこの発明の第1の実施例 乃至第13 の実施例に係る集積回路の配線構造を 示すパターン平面図、第14 図は従来の集積回路

の配線構造を示すパターン平面図である。


代理人升理士 三 好 保 男



第1選




第 2 図





第 3 図

【////////////////////////////////////	
フノノノノノノノノノノノノン つつック信号配置1 マノノノノノノノノノノノノノノン 1047信号を集2	
[]	
第 4 図	
	世級配線1
マノノノノノノノノノー 電源配線!	マノノノノノノノン クロック信号配線 1
	常原原42
/////////////////////////////////////	マノノノノノノノノノンクロック信号配線2
▽////////////////////////////////////	一世級配線3
/////////////////////////////////////	
等 5 図	
【////////////////////////////////////	
√////////// つロック信号配着 1	第10図
一型原配線2	
マ////////////////////////////////////	
第6 図	



特開平2-51252(6)





第14回

Partial Translation of Reference 5 JP-A-2-51252

In a first embodiment shown in Fig. 1, only a clock signal wiring 1 is disposed between a power supply wiring 1 and a power supply wiring 2, which respectively supply power at different potentials. In this type of disposition and layout, wirings adjacent to the clock signal wiring 1 are power supply wirings 1, 2. The potentials of the power supply wirings 1, 2 are designed so that they are normally kept constant. Therefore, the potential of wirings adjacent to the clock signal wiring 1 is constant to facilitate simulation of the effect of the inter-wiring capacity of the clock signal wiring 1 to the power supply wirings 1, 2 upon clock signal propagation. Thus, it is possible to easily determine the width of the of clock signal wiring and the space up to the adjacent wirings for propagating a desired clock signal and the wiring route.

Further, crosstalk between the clock signal wiring 1 and the power supply wirings 1, 2 due to the inter-wiring capacity is eliminated, so the influence of the clock signal upon the power supply wiring is hardly caused.

Therefore, it is possible to easily design the disposition of the clock signal wiring for propagating a clock signal of a shape waveform having high frequency.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-051252

(43) Date of publication of application: 21.02.1990

(51)Int.Cl.

H01L 21/82

H01L 21/3205

H01L 27/04

(21)Application number: 63-201963 (71)Applicant: TOSHIBA CORP

(22)Date of filing: 15.08.1988

(72)Inventor: HORI CHIKAHIRO

(54) WIRING STRUCTURE OF INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To facilitate design layout by placing only clock signal wiring to propagate a clock signal between electric source wiring to supply currents.

CONSTITUTION: Only clock signal wiring 1 is placed between electric source wiring 1 and 2 to supply currents of different potential. In this arranging layout, wiring adjacent to the clock signal wiring 1 acts as electric source wiring 1 and 2, which is designed to normally keep the potential thereof constant. Therefore, the potential of the wiring adjacent to the clock signal wiring 1 is constant to facilitate the simulation of the effect of the capacity between the clock signal wiring 1 and the electric source. Wiring 1 and 2 to clock signal propagation. This enables easily determining the width of the clock signal wiring to propagate the desired clock signal therethrough, the distance from the adjacent wiring, and the wiring path.

